仕様

見ての通りパネル全面にダイオードと抵抗がついています。簡単にはずせそうで便利ですね。このダイオードと抵抗は無視して、電流計本体のフルスケールと内部抵抗を測りました。

フルスケールはだいたい1500uA(1.5mA)ぐらいのようです。このとき、電圧は 620mV でしたので、内部抵抗は約413Ωです。

あまり格好いいメータとはいえませんが、スケールを貼り替えてカバーを塗装すれば多少マシになるかもしれません。ただ針の振れかたも安っぽく、ヒゲゼンマイのトルクがいまいちという感じがします。

とはいえ、ちょっとしたケースでデジタルPWMに繋いでアナログ表示させてみるみたいなケースでは使えそうです。3.3V なら 1.8kΩ、5V なら 2.9kΩ を直列に繋げばちょうどよさそうです。

出力が頭うちに

しかし実際 3.3V で使ってみると、10dBm 入力しても想定した出力がでません。よくよく調べてみると、英語版の最新データシートだと以下のような記述がありました。

要約すると 出力回路に2つのトランジスタがあるので、4V未満ではこれらの 分出力が低下するよ、という感じのようです。出力回路の制限なわけですね。

が 0.7V とすれば2つで1.4V、電源電圧が3.3Vなら、出力電圧は1.9Vまで低減されます。これを入力 dBm に換算すると-8dBm付近になります (実際の や によります)。

が -84 dBm、 が 25mV/dB で が 1.9Vだと -8dBm になります。

ということで、実測だと 3.3V 時に出力が頭うちになるのは完全に「仕様」なのでした。

結論

つまり、3.3V で使う場合で、-8dBm 以上入力させたいなら、傾きの調整が必須なのです。

傾きを 20mV/dB にすれば、 1.9V で +11dBm になります。20mV/dB に設定する方法はデータシートにそのまま載っていて、32.4kΩの抵抗と50kΩの可変抵抗を直列にして AD9807 の OUT と COM に接続 (内部の出力抵抗と並列に接続) して調整すれば良いようです。

といっても調整するのが面倒なんですが…

疑問の詳細

コイルとコンデンサの組合せで共振回路をつくった場合、電圧と電流の位相差はゼロになるはずです。ではすこしだけ共振していない場合はどうなるのでしょうか？ 現実的には殆どの場合共振していないはずです。

「すこしだけ共振していない状態」であっても回路全体としてはインダクティブであるかキャパシティブであるかのどちらかであり、±90度の位相差は起こっているはずです。

でも現実問題としては回路全体で観測できる電圧と電流の位相差は必ずしも±90度ではありません。少しだけ共振していない場合は殆ど位相はずれていません。

途中の位相はどこいった？

式を使って「このように位相がずれます！！」というのは置いといて「途中の位相はどこいった？」という疑問だけ解決します。

純リアクタンス成分に関していえば、確かに±90度の位相差を常に起こしています。これはコイルとコンデンサだけで構成された回路なら回路全体に対してもあてはまります。「少しでも」コイルやコンデンサがあれば必ず±90度の位相差が起こっています。コイルとコンデンサの複合回路でも、共振していなければ必ず±90度の位相差が起きます。これはシミュレーションでも確認できます。

しかし実際の観測される位相は抵抗成分も含めて考える必要があります。これにより回路全体を見たときの位相差は任意の角度をとります。

全体として、抵抗成分が少なければ少ないほど-90度か+90度に近付き、リアクタンス成分が少なければ少ないほど、0度に近付いていきます。

複素平面上で見たときも、純リアクタンス成分は全体としても±90度にしかならないが、抵抗が加わった瞬間、合成された絶対値はいろんな別の角度をとりうることがわかります。

つまり

「コイルとコンデンサは電圧と電流の位相差を90度進めさせる/遅れさせる」というような説明は、純粋にそのコンポーネントの理想的な電圧の電流の関係をいっていて、抵抗成分を含めたことは言ってないわけでした。この説明、何度も何度も目にしてきたのに、何を言ってるのかわかりませんでしたが (途中の位相もあるよな？と思っていた)、ようやく意味がわかった気がします。

そして思いますが、この説明の仕方は筋が悪いと思います。現実のコイルやコンデンサには必ず無視できないほどの抵抗成分がありますから、これらのコンポーネントだけで回路を構成したとしても必ずしも位相差は±90度のどちらかになるというわけではないはずです。コイルやコンデンサと言うのではなくて「純リアクタンス成分は〜」とかで書いたほうが正確だと思いました。

PCB Milling で基板作成

今回 PCB-GCode という Eagle のプラグイン (ULP) を使ってみました。前に PCB Milling したときは謎の GCode 生成 ULP を使いましたが、こちらのほうが良くできていそうです。

こんな感じの基板を作って

PCB-GCode はこんな感じで

こんな感じの GCode をつくって

GrblServer で切削させて、実装しました。0.8T の基板なので配線が透けています。

片面切削だけにしたかったので、できるだけ Via をつかわず配線しています。そのため、DIP のピンとピンとの間を通すラインがあり、これがうまくいくか不安でしたが今回はうまくいきました。これぐらいなら 0.1mm 単位ぐらいの雑な調整でもなんとかなるようです。

CNC 切削で基板を作る場合、この程度の規模だと時間的にはユニバーサル基板で雑に実装するのとそれほど変わりません。しかし配線を Eagle 上でやって ERC にかけているのをそのまま切削しているので「配線ミス」というのが起きず、安心して実装できます。ユニバーサル基板での実装は結構気を使って疲れるので、ちょっと面倒でも切削でつくるのが気は楽です (ケースバイケースですが)。

インターフェイス

前に作ったものの中身をそっくり入れかえただけで、液晶も昔のものを再利用しています。バラック状態のときと違うタイプの液晶なので、ライブラリのAPIを適当にあわせたりして対応させました。

本当はせっかくなのでもっと格好いいケースに入れたいのですが、ひとまずこのような形におさめました。

ほかにも、高SWR時にブザーを鳴らす機能だとか、送信中にオンになるオープンドレイン出力だとか、シリアルに常時SWRを出力する機能なども実装してあるのですが、使ってません。

LTSpice でシミュレーションしてみる

LTSpice に入ってるデジタル素子でシミュレーションしてみました。この素子は理想素子なので、そのまま使うとシミュレーションできませんでした。適当に伝送路に遅延を入れるとなんかそれっぽい波形が出てきました。

4クロックで1つのI/Qクロックに変換される様子がわかります。

源発振の分周比を思い出す

KX3 で無線局免許を更新するとき、送信機系統図に源発振と出力周波数の関係を書いたことを思い出しました。これは電波法の規定で書かなければらないのですが、あまり深く考えていませんでした。以下の表です。

Dフリップフロップを使ったI/Qクロックは上記の通り4分周に相当するので、ここで書いてある表も殆どのケースで 1/4 の分周率になっているのでしょう。

1.8/1.9MHz だと4倍すると7.6MHzぐらいですが、Si570 が 10MHz〜 の発振器なのでさらに分周している、という話のようです。マルチプレクサとカウンタの分周は1.8/1.9MHz用というわけのようです。

DフリップフロップによるI/Qクロック生成のメリット/デメリット

メリット

• 実質デジタル処理なので広い帯域で正確に90度位相差を得られる
• クロック発信源が1つだけで良い

デメリット

• 欲しい周波数の4倍の源発振器が必要
• 矩形波出力 (デメリットかどうかは場合による)

200MHz ぐらいまでの発振器は安いのがいくらでもあるのですが、ここを超えると急に高価になる気がするので、50MHz で使うかどうか、DDS2台にするかどうか大きく判断が別れそうです。とはいえ、基本的にはDDS2台よりも安価で省電力そうです。